réactions à la news KeyboardPartner HOAX : l’Hammond B3 DIY
- 29 réponses
- 21 participants
- 4 841 vues
- 23 followers
Afficher le sujet de la discussion
Bravo, l'outil de synthèse a intérêt à être costaud et surtout à transformer ce qu'a voulu faire un "softeux" en hard.
Il n'y a aucun intérêt à prendre un langage de plus haut niveau pour faire du "matériel"; sinon autant prendre un langage très bas niveau pour faire une IHM tant qu'on y est!
j'ai 12 ans d'expérience dans la conception de FPGA et ça me fait gentiment rire de telles remarques
Celui qui dit que le VHDL et verilog sont fastidieux, ou lourds. Il faut qu'il fasse un autre métier.
Pour ceux qui ne savent pas trop ce qu'est un FPGA, c'est un composant logique programmable: ce composant contient, en hardware, des cellules de base, que l'on interconnecte (route) pour faire des fonctions évoluées. Une cellule de base contient un élément de mémorisation (bascule D) et une table logique (à 4 entrées ou plus) pour effectuer une fonction logique combinatoire.
En programmant ces cellules (la fonction logique et l'utilisation ou non de l'élément mémoire), on fait des fonctions de base comme des compteurs, des machines d'états (séquenceurs),... En interconnectant ces fonctions de base, on fait des fonctions plus compliquées (petits CPU, des systèmes séquentiels complexes). L'avantage, c'est que ces blocs fonctionnent en parallèles (c'est à dire tournent en même temps). C'est tout l'intérêt de ce type de composant, c'est de faire du massivement parallèle; et pour cela, les langages VHDL et verilog ont été développés, et sont hyper simples à utiliser car ils ont une synthaxe proche d'autres langages comme le C.
olix
1346
AFicionado·a
Membre depuis 20 ans
miles1981
8360
Je poste, donc je suis
Membre depuis 20 ans
zan33
1055
AFicionado·a
Membre depuis 19 ans
wilbur
146
Posteur·euse AFfiné·e
Membre depuis 20 ans
Keyboardpartner Hoax... hoax, en Anglais, ça ne veut pas dire canular ? 
Nicono
293
Posteur·euse AFfamé·e
Membre depuis 20 ans
marzacdev
1676
AFicionado·a
Membre depuis 15 ans
lmdsp
30
Nouvel·le AFfilié·e
Membre depuis 21 ans
Rafa
591
Posteur·euse AFfolé·e
Membre depuis 18 ans
miles1981
8360
Je poste, donc je suis
Membre depuis 20 ans
silvertouch06
2296
AFicionado·a
Membre depuis 21 ans
Citation :
on n'est plus obligé de faire du VHDL/Verilog.
Bravo, l'outil de synthèse a intérêt à être costaud et surtout à transformer ce qu'a voulu faire un "softeux" en hard.
Il n'y a aucun intérêt à prendre un langage de plus haut niveau pour faire du "matériel"; sinon autant prendre un langage très bas niveau pour faire une IHM tant qu'on y est!
j'ai 12 ans d'expérience dans la conception de FPGA et ça me fait gentiment rire de telles remarques
Celui qui dit que le VHDL et verilog sont fastidieux, ou lourds. Il faut qu'il fasse un autre métier.
Pour ceux qui ne savent pas trop ce qu'est un FPGA, c'est un composant logique programmable: ce composant contient, en hardware, des cellules de base, que l'on interconnecte (route) pour faire des fonctions évoluées. Une cellule de base contient un élément de mémorisation (bascule D) et une table logique (à 4 entrées ou plus) pour effectuer une fonction logique combinatoire.
En programmant ces cellules (la fonction logique et l'utilisation ou non de l'élément mémoire), on fait des fonctions de base comme des compteurs, des machines d'états (séquenceurs),... En interconnectant ces fonctions de base, on fait des fonctions plus compliquées (petits CPU, des systèmes séquentiels complexes). L'avantage, c'est que ces blocs fonctionnent en parallèles (c'est à dire tournent en même temps). C'est tout l'intérêt de ce type de composant, c'est de faire du massivement parallèle; et pour cela, les langages VHDL et verilog ont été développés, et sont hyper simples à utiliser car ils ont une synthaxe proche d'autres langages comme le C.
"On parle d'écriture inclusive alors que les femmes n'arrêtent pas de dire qu'elles s'en "battent les couilles""
[ Dernière édition du message le 08/12/2011 à 21:53:06 ]
- < Liste des sujets
- Charte